受賞者一覧(情報処理学会:ARC 推薦分)

山下記念研究賞

2019年度

  1. ルーティングアルゴリズムによる通信帯域の測定と理解
    河野 隆太(慶應)
  2. 1Tbps 実現に向けたルータのメモリ階層の最適化
    田中 京介(電通大)

2018年度

  1. パケット処理キャッシュにおける送信元 IP アドレスに着目したミス削減手法に関する初期検討
    八巻 隼人(電通大)
  2. 低電力モードを備えるプロセッサとモード切り替えアルゴリズムによる電力効率の向上
    塩谷 亮太(名大)

2017年度

  1. 自然エネルギーによる低電力リコンフィギュアラブルアクセラレータの動作
    畔上 佳太(慶応)
  2. 電力性能効率に優れた二値化ディープニューラルネットワークの FPGA 実装
    米川 晴義(東工大)

2016年度

  1. ランダムバッファの発行キューにより生じる性能低下の抑制
    酒井 信二(名大)
  2. 分散ルータによる高性能 NoC
    安戸 僚汰(慶応)

2015年度

  1. Hadoopクラスタの動的構成変更による低電力化手法の提案
    小野 貴継(九州大学)
  2. ブルーム・フィルタを用いたメモリ・アクセス順序違反検出
    倉田 成己(東大)

2014年度

  1. 高次元トポロジ NoC の配線長最小化手法
    藤原 一毅(NII)
  2. Triple-helix Writeback: Reducing Inner-Bankgroup Contention in DDR4 SDRAM Memory System
    細川 航平(東大)

CS領域功績賞

2020年度

  1. 長谷川 揚平(キオクシア)

2019年度

  1. 小野 貴継(九大)

2018年度

  1. 津邑公暁(名工大)

CS領域奨励賞

2021年度

  1. 情報量に着目したインフォメーションフロー追跡による情報漏洩防止手法の検討
    小川 愛理(IBM東京基礎研究所,東京大学)
  2. FPGAを用いたデータベースクエリ処理の高速化
    尾作 洋彦(電気通信大学)

2020年度

  1. NDCKPT: 不揮発性メインメモリを用いたOSによる透過的なプロセスチェックポインティングの実現
    西田 耀(早稲田)
  2. 宇宙機制御用 Space Responsive Multithreaded Processor (SRMTP)
    中別府 将太(慶応)

2019年度

  1. パイプライン構造の動的制御による命令フェッチ・スループットの向上
    松尾 玲央馬(名古屋大学)
  2. 敵対型生成ネットワークにおける学習の低ビット化の検討
    岸 裕真(産総研/東京大学)

2018年度

  1. 高次数イジングネットワークの時分割処理方式の検討
    山本 佳生(北大)
  2. FPGA NIC を用いたブロックチェーン向けデータベースのキャッシング
    榊原 優真(慶応)

2017年度

  1. アウトオブオーダ命令実行の依存グラフ表現に関する考察
    谷本 輝夫(九大)

2016年度

  1. ストリーム計算ハードウェアコンパイラ SPGen を用いた FPGA 津波シミュレータの開発
    長洲 航平(東北大)

2015年度

  1. タグの2段階比較を行う発行キューによる消費エネルギー削減の評価
    小林 誠弥(名大)
  2. FOLCS: FPGA を用いた軽量サイクル・アキュレートNoCシミュレータ
    成子 貴洋(東大)

2014年度

  1.  SIMD 命令セットを用いた浮動小数点演算における精度低下検出
    安仁屋 宗石(広島市立大)

研究会推薦博士論文速報

2019年度

  1. Efficiency-Centric Hardware Accelerator for Deep Neural Network Inference
    植吉 晃大(北海道大, 現 ルーヴェンカトリック大学)
  2. Research on Annealing Processors for Large-Scale Combinatorial Optimization Problems
    山本 佳生(北海道大, 現 ㈱日立製作所)

2018年度

  1. タイミング制約を緩和するクロッキング方式
    神保 潮(総合研究大学院大学)
  2. Power-efficient Body Bias Control for Ultra Low-power VLSI Systems
    奥原 颯(慶應義塾大学)
  3. Theoretical Design Methodology for Practical Interconnection Networks
    安戸 僚汰(慶應義塾大学)
  4. Research on Low Power CNN Implementation with Approximate Arithmetic for Edge Inference
    楊 同鑫(福岡大学)

2017年度

  1. Tile/Line Dual Access Cache Memory based on Hierarchical Z-order Tiling Data Layout
    王 宝康(三重大)
  2. A Scalable Routing Methodology for Low-Latency Interconnection Networks
    河野 隆太(慶応)
  3. Cable-Geometric and Moderate Error-Proof Approach for Low-Latency Interconnection Networks
    TRUONG THAO NGUYEN(総研大)
  4. Graph-based Critical Path Analysis on Out-of-Order Processors
    谷本 輝夫(九大)
  5. Dependable and Scalable FPGA Computing Using HDL-based Checkpointing
    Hoang-Gia Vu(奈良先端大)
  6. Study on Neuromorphic Systems using Thin-Film Devices
    木村 睦(奈良先端大)

2016年度

  1. GPU Optimization and Hardware Acceleration for Light-field Image Processing
    Yuttakon Yuttakonkit(奈良先端大,現 ㈱ ソシオネクスト)
  2. Power Efficient Executions of Multithreaded Programs on Server Platforms
    今村 智史 (九大,現 ㈱ 富士通研究所)
  3. Register Files of Superscalar Processors for Area and Energy Efficiency
    山田 淳二(東大,現 東芝メモリ ㈱)

2015年度

  1. Cache Design Optimization for Energy-Efficient Processors
    有間 英志 (東大)
  2. アプリケーションルータにおける情報抽出およびテーブル検索のアクセラレーションに関する研究
    八巻 隼人 (慶応)
  3. Efficient Development Infrastructure for Innovative FPGA Accelerators
    小林 諒平 (東工大)

2014年度

  1. 高効率なメモリ順序違反検出機構に関する研究
    倉田 成己 (東大)
  2. 新しいRTLモデリングによるメニーコアプロセッサの設計
    佐藤 真平 (東工大)
  3. A Study on Low-power and Low-latency 3D NoC Architecture and Routing Optimization
    蒋 欣 (早稲田)

2013年度

  1. Low Latency On-Chip Networks through Compression and Multicasting
    和 遠(東大)
  2. Multi-FPGA based Prototyping Framework for Emerging Manycores
    高前田(山崎) 伸也(奈良先端科)
  3. Compiler Optimizations for Energy-Efficiency of Heterogeneous Computing Systems
    薦田 登志矢((株)ディー・エヌ・エー ソフトウェアエンジニア)
  4. Techniques to Reduce the Overhead and to Improve the Robustness in a Fault Tolerable Reconfigurable Architecture
    Tanvir Ahmed(タンビア・アーメド)(東工大)