ARC215@デザインガイア2016

第215回 システム・アーキテクチャ研究発表会(デザインガイア2016)



発表申込 締め切り 懇親会申込 受付中

プログラム

Loading
地図の中心へ
交通状況
自転車で行く
乗換

★VLSI設計技術研究会(VLD)
専門委員長 竹中 崇 (NEC)  副委員長 越智 裕之 (立命館大学)
幹事 福田 大輔 (富士通研), 永山 忍 (広島市大)
幹事補佐 Parizy Matthieu (富士通研)

★電子部品・材料研究会(CPM)
専門委員長 野毛 悟 (沼津高専)  副委員長 廣瀬 文彦 (山形大)
幹事 小舘 淳一 (NTT), 岩田 展幸 (日大)
幹事補佐 坂本 尊 (NTT), 中村 雄一 (豊橋技科大)

★集積回路研究会(ICD)
専門委員長 藤島 実 (広島大)  副委員長 日高 秀人 (ルネサスエレクトロニクス)
幹事 吉田 毅 (広島大), 高宮 真 (東大)
幹事補佐 橋本 隆 (パナソニック), 夏井 雅典 (東北大), 伊藤 浩之 (東工大), 範 公可 (電通大)

★画像工学研究会(IE)
専門委員長 高村 誠之 (NTT)  副委員長 浜本 隆之 (東京理科大), 市ヶ谷 敦郎 (NHK)
幹事 坂東 幸浩 (NTT), 宮田 高道 (千葉工大)
幹事補佐 河村 圭 (KDDI研), 高橋 桂太 (名大)

★コンピュータシステム研究会(CPSY)
専門委員長 中島 康彦 (奈良先端大)  副委員長 中野 浩嗣 (広島大), 入江 英嗣 (東大)
幹事 三吉 貴史 (富士通研), 鯉渕 道紘 (NII)
幹事補佐 大川 猛 (宇都宮大), 高前田 伸也 (奈良先端大)

★ディペンダブルコンピューティング研究会(DC)
専門委員長 井上 美智子 (奈良先端大)  副委員長 福本 聡 (首都大東京)
幹事 吉村 正義 (京都産大), 金子 晴彦 (東工大)

★リコンフィギャラブルシステム研究会(RECONF)
専門委員長 渡邊 実 (静岡大)  副委員長 本村 真人 (北大), 柴田 裕一郎 (長崎大)
幹事 山口 佳樹 (筑波大), 谷川 一哉 (広島市大)
幹事補佐 三好 健文 (イーツリーズ・ジャパン), 小林 悠記 (NEC)

★システム・アーキテクチャ研究会(IPSJ-ARC)
主査 五島 正裕 (国立情報学研究所)
幹事 小野 貴継 (九州大学), 近藤 正章 (東京大学), 長谷川 揚平 (東芝), 三輪 忍 (電気通信大学)

★システムとLSIの設計技術研究会(IPSJ-SLDM)
主査 浜口 清治 (島根大学)
幹事 西出 岳央 (東芝), 高島 康裕 (北九州市大), 許 浩沿 (パナソニック)

日時 2016年11月28日(月) 10:30~17:40
2016年11月29日(火) 09:00~17:45
2016年11月30日(水) 09:00~15:00

会場 立命館大学 大阪いばらきキャンパス (OIC) 立命館いばらきフューチャープラザ(〒567-8570 大阪府茨木市岩倉町2-150.来学の際は公共交通機関をご利用下さい。http://www.ritsumei.ac.jp/accessmap/oic/.立命館大学理工学部 谷口一徹.072-665-2500(OIC B棟ホール受付))

議題 デザインガイア2016 -VLSI設計の新しい大地-

11月28日(月) 午前 回路設計1 (10:30~11:45)

(1)/VLD 10:30 – 10:55
最小の入力数でStochastic Numberを生成する回路設計手法
○六車利都子・山下 茂(立命館大)

(2)/VLD 10:55 – 11:20
高精度ストカスティック演算のためのFSM設計
○多和田雅師・柳澤政生・戸川 望(早大)

(3)/VLD 11:20 – 11:45
可変な並列度を有するFork-Joinタスクのスケジューリング
○島田佳奈・谷口一徹・冨山宏之(立命館大)

11月28日(月) 午前 ニューラルネットワーク (10:30~11:45)

(4) 10:30 – 10:55
スケーラブルなディープラーニング向けアクセラレータチップの設計と評価
○高田 遼・石川 潤・坂本龍一・近藤正章・中村 宏(東大)・大久保徹以・小島拓也・天野英晴(慶大)

(5) 10:55 – 11:20
ナノフォトニック・ニューラルアクセラレーション構想
〇川上哲志・磯部 聖・浅井里奈・小野貴継・本田宏明・井上弘士(九大)・納富雅也(NTT)

(6) 11:20 – 11:45
可飽和吸収体の利用を前提としたナノフォトニック・ニューラルアクセラレータ向け活性化関数の評価
〇磯部 聖・川上哲志・小野貴継・井上弘士(九大)・納富雅也(NTT)

--- 昼食 ( 60分 ) ---

11月28日(月) 午後 回路設計2 (12:45~14:00)

(7)/VLD 12:45 – 13:10
マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式
○木村知也・越智裕之(立命館大)

(8)/VLD 13:10 – 13:35
薄膜BOX-SOI(SOTB)におけるレベルシフタレス設計の実現性の検討と評価
○小暮俊輔・宇佐美公良(芝浦工大)

(9)/VLD 13:35 – 14:00
Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー
○寺田万理・増子 駿・小平行秀(会津大)

11月28日(月) 午後 ARC招待講演 (13:00~14:00)

(10) 13:00 – 14:00
車載用画像認識プロセッサViscontiシリーズの開発
〇田辺 淳(東芝)

--- 休憩 ( 15分 ) ---

11月28日(月) 午後 ノイズ・ソフトエラー (14:15~15:55)

(11)/VLD 14:15 – 14:40
TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討
○山田晃大・丸岡晴喜・梅原成宏・古田 潤・小林和淑(京都工繊大)

(12)/VLD 14:40 – 15:05
PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価
○梅原成宏・古田 潤・小林和淑(京都工繊大)

(13)/VLD 15:05 – 15:30
重イオン照射測定によるFDSOIにおけるFFのソフトエラー耐性の評価
○一二三 潤・梅原成宏・丸岡晴喜・古田 潤・小林和淑(京都工繊大)

(14)/VLD 15:30 – 15:55
40 nm SiONプロセスにおけるランダムテレグラフノイズ複合欠陥モデルを用いた回路解析手法
○籔内美智太郎・大島 梓・駒脇拓弥・小林和淑・岸田 亮・古田 潤(京都工繊大)・Pieter Weckx(KUL/IMEC)・Ben Kaczer(IMEC)・松本高士(東大)・小野寺秀俊(京大)

11月28日(月) 午後 高位合成およびリコンフィギャラブルアクセラレータ (14:15~15:55)

(15)/RECONF 14:15 – 14:40
高位合成を用いた3次元立体音響プロセッサの設計
○大平裟耶・土屋尚暉・松村哲哉(日大)

(16)/RECONF 14:40 – 15:05
可変パイプライン超低電力粗粒度再構成可能アクセラレータの実装と評価
○安藤尚輝・増山滉一郎・奥原 颯・天野英晴(慶大)

(17)/RECONF 15:05 – 15:30
FPGAソーティングアクセラレータのためのマージネットワークの改良
○齊藤 誠・眞下 達・Thiem Van Chu・吉瀬謙二(東工大)

(18)/RECONF 15:30 – 15:55
PLC命令列の高位合成によるハードウェア化
○石垣良樹・田中 佑・藤枝直輝・市川周一(豊橋技科大)

--- 休憩 ( 15分 ) ---

11月28日(月) 午後 ポスターセッション (16:10~17:40)

(19) 16:10 – 17:40
P01 [広江友哉] Vivado HLSによる○×ゲーム探索再帰記述のハードウェア化

P02 [東 俊輝] 原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法

P03 [池邊雅登] 3次元FPGA向け消費電力解析ツール

P04 [片下敏宏] 低消費電力FPGAの応用回路実装を伴う評価のための環境構築と予備実験

P05 [六車利都子] 最小の入力数でStochastic Numberを生成する回路設計手法

P06 [島田佳奈] 可変な並列度を有するFork-Joinタスクのスケジューリング

P07 [木村知也] マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式

P08 [山田晃大] TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討

P09 [伊東光希] セレクタ論理に帰着させたバタフライ演算器のFPGA実装評価

P10 [渡辺友希] ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化

P11 [島崎健太] CCNルータのためのコンテンツのネーム長による分割ハッシュテーブルと平衡木によるFIBの構築

P12 [北山遼育] 動作中のIoTデバイスに対する電気容量変化の測定を用いた不正改変検知装置の設計

P13 [井川昂輝] 経年劣化を考慮したフロアプラン統合化高位合成手法

P14 [石川大輔] 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法

P15 [河塚信吾] 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について

P16 [Fakir Sharif Hossain] A Golden-IC Free Clock Tree Driven Authentication Approach for Hardware Trojan Detection

P17 [松井千尋] 半導体ストレージシステムにおけるSCM, MLC/TLC NANDフラッシュメモリの最適な構成の設計

P18 [鶴見洸太] IoTデバイス向けReRAM書き込み電圧生成回路の低電圧化およびコンパレータ回路のバイアス電流最適化手法

P19 [高田 遼] スケーラブルなディープラーニング向けアクセラレータチップの設計と評価

11月29日(火) 午前 FPGA応用および一般 (10:05~11:45)

(20)/RECONF 10:05 – 10:30
Vivado HLSによる○×ゲーム探索再帰記述のハードウェア化
○広江友哉・大野真史・泉 知論・孟 林(立命館大)

(21)/RECONF 10:30 – 10:55
原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法
○東 俊輝・越智裕之(立命館大)

(22)/RECONF 10:55 – 11:20
3次元FPGA向け消費電力解析ツール
○池邊雅登・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大)

(23)/RECONF 11:20 – 11:45
低消費電力FPGAの応用回路実装を伴う評価のための環境構築と予備実験
○片下敏宏・日置雅和・堀 洋平・小池帆平(産総研)

11月29日(火) 午前 回路実装 (09:00~10:15)

(24)/VLD 09:00 – 09:25
薄膜BOX-SOIを用いた基板バイアス制御による低消費電力スタンダードセルメモリの設計と実装
○吉田有佑・宇佐美公良(芝浦工大)

(25)/VLD 09:25 – 09:50
超低消費電力再構成可能アクセラレータCC-SOTB2の実装と評価
○増山滉一朗・安藤尚輝・松下悠亮・奥原 颯・天野英晴(慶大)

(26)/VLD 09:50 – 10:15
セレクタ論理に帰着させたバタフライ演算器のFPGA実装評価
○伊東光希・柳澤政生・戸川 望(早大)

11月29日(火) 午前 メモリ・デバイス技術 (09:00~10:15)

(27)/ICD 09:00 – 09:25
ランダムばらつきが低減されたプロセスにおける超低電圧条件下でのSTIストレス効果と逆狭チャネル効果による閾値ばらつきの実測
○小笠原泰弘・小池帆平(産総研)

(28)/ICD 09:25 – 09:50
半導体ストレージシステムにおけるSCM, MLC/TLC NANDフラッシュメモリの最適な構成の設計
○松井千尋・山賀祐典・杉山佑輔・竹内 健(中大)

(29)/ICD 09:50 – 10:15
TSVを用いた三次元実装LSIの電源配線におけるEMI特性
○荒賀佑樹(産総研)・永田 真・三浦典之・池田博明(神戸大)・菊地克弥(産総研)

--- 休憩 ( 15分 ) ---

11月29日(火) 午前 配線・DFM (10:30~11:45)

(30)/VLD 10:30 – 10:55
ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化
○渡辺友希・松縄哲明・木村泰己・野嶋茂樹(東芝)

(31)/VLD 10:55 – 11:20
集合対間配線問題のための配線の付け替えによる配線長差最小化手法
○原 秀太郎・藤吉邦洋(東京農工大)

(32)/VLD 11:20 – 11:45
カットプロセスを前提としたSelf-Aligned Double Patterningのための2色グリッドに準じた配線手法
○三浦発彦・長谷川 充・藤吉邦洋(東京農工大)

11月29日(火) 午前 CPM招待講演 (10:30~11:45)

--- 昼食 ( 75分 ) ---

11月29日(火) 午後 RECONF招待講演 (13:00~14:00)

(33)/RECONF 13:00 – 14:00
[招待講演]ソフトウェアエンジニアと高位合成
○満田賢一郎・大和田浩司・山本真司(ISP)

11月29日(火) 午後 ICD招待講演 (13:15~14:00)

(34)/ICD 13:15 – 14:00
[招待講演]超大規模超高速画像表示技術と応用展開
○川瀬英路(カミエンス)

--- 休憩 ( 5分 ) ---

11月29日(火) 午後 ポスター表彰 (14:05~14:35)

(35) 14:05 – 14:35
ポスター表彰

--- 休憩 ( 5分 ) ---

11月29日(火) 午後 VLD基調講演 (14:40~15:30)

(36)/共通 14:40 – 15:30
[基調講演]IoT時代に向け組合せ最適化問題を効率的に解くCMOSアニーリングマシン
○山岡雅直(日立)

--- 休憩 ( 15分 ) ---

11月29日(火) 午後 IE基調講演1 (15:45~16:30)
座長: 高村誠之(NTT)

(37)/共通 15:45 – 16:30
[基調講演]デジタル映像の符号化技術・伝送装置の開発とハイビジョン化への貢献
○中川 章(富士通研)

--- 休憩 ( 15分 ) ---

11月29日(火) 午後 IE基調講演2 (16:45~17:45)
座長: 坂東幸浩(NTT)

(38)/共通 16:45 – 17:45
[基調講演]データマイニング技術と応用 ~ グラフマイニングと探索的データ分析 ~
○鬼塚 真(阪大)

11月30日(水) 午前 テスト生成およびテスト容易化設計 (09:00~10:40)

(39)/DC 09:00 – 09:25
重み付き故障カバレージに基づくテストパターン並替えの高速化手法
○犬山慎吾・岩崎一彦(首都大東京)・新井雅之(日大)

(40)/DC 09:25 – 09:50
微小遅延故障テストのためのTDC組込み型スキャンFFの設計について
○河塚信吾・四柳浩之・橋爪正樹(徳島大)

(41)/VLD 09:50 – 10:15
SATソルバを用いた信号遷移回数を考慮した遷移故障向けテストパタン生成手法について
○松永裕介(九大)

(42)/DC 10:15 – 10:40
オンチップ故障診断のためのLFSRシード生成法
○南薗隼人・大竹哲史(大分大)

11月30日(水) 午前 コンピュータシステム一般 (09:00~10:40)

(43)/CPSY 09:00 – 09:25
オンチップボディバイアス調節機構アーキテクチャの提案と実装
○奥原 颯・Akram Ben Ahmed・天野英晴(慶大)

(44)/CPSY 09:25 – 09:50
内部抵抗の大きい電源に対応するボディバイアス制御手法
○天野英晴・増山滉一朗・奥原 颯(慶大)

(45) 09:50 – 10:15
データ圧縮機能搭載ストレージにおける空き容量を考慮したライト制御方式
〇松下貴記・川口智大・関 俊哉(日立)

(46)/CPSY 10:15 – 10:40
リモートGPUを用いたグラフ処理におけるGPU間同期手法の検討
○森島 信・松谷宏紀(慶大)

--- 休憩 ( 15分 ) ---

11月30日(水) 午後 セキュリティおよびネットワーク (10:55~12:10)

(47)/VLD 10:55 – 11:20
CCNルータのためのコンテンツのネーム長による分割ハッシュテーブルと平衡木によるFIBの構築
○島崎健太(早大)・右近祐太・宮崎昭彦(NTT)・津田俊隆・中里秀則・戸川 望(早大)

(48)/VLD 11:20 – 11:45
動作中のIoTデバイスに対する電気容量変化の測定を用いた不正改変検知装置の設計
○北山遼育(早大)・竹中 崇(NEC)・柳澤政生・戸川 望(早大)

(49)/DC 11:45 – 12:10
A Golden-IC Free Clock Tree Driven Authentication Approach for Hardware Trojan Detection
○Fakir Sharif Hossain・Tomokazu Yoneda・Michiko Inoue(NAIST)・Alex Orailoglu(UCSD)

11月30日(水) 午前 画像処理・アーキテクチャ (10:55~12:10)

(50)/ICD 10:55 – 11:20
リアルタイムHEVCエンコーダLSIの電力削減手法の提案
○大西隆之・大森優也・岩崎裕江・清水 淳(NTT)

(51)/ICD 11:20 – 11:45
単一磁束量子回路を用いたシフトレジスタ型キャッシュメモリ・アーキテクチャの提案
○石田浩貴(九大)・田中雅光(名大)・小野貴継・井上弘士(九大)

(52)/IE 11:45 – 12:10
解像度変化に頑健な画像マッチングのための特徴点検出法と特徴点指標
○吉川 慧・亀山啓輔(筑波大)

--- 昼食 ( 70分 ) ---

11月30日(水) 午後 高位合成 (13:20~14:10)

(53)/VLD 13:20 – 13:45
経年劣化を考慮したフロアプラン統合化高位合成手法
○井川昂輝・柳澤政生・戸川 望(早大)

(54)/VLD 13:45 – 14:10
高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法
○石川大輔・瀬戸謙修(東京都市大)

11月30日(水) 午後 アナログ回路技術 (13:20~15:00)

(55)/ICD 13:20 – 13:45
不揮発マイコン向け高速・低電力アナログ・デジタル変換回路の構成
○玉越 晃・夏井雅典・羽生貴弘(東北大)

(56)/ICD 13:45 – 14:10
エネルギーハーベスティング向け、完全集積可能な最低入力電圧100mVの昇圧電源回路
○更田裕司・大内真一・松川 貴(産総研)

(57)/ICD 14:10 – 14:35
FPGAを用いた並列型確率的A/D変換器のシステム検証手法に関する研究
○勇 正大・松岡俊匡(阪大)

(58)/ICD 14:35 – 15:00
IoTデバイス向けReRAM書き込み電圧生成回路の低電圧化およびコンパレータ回路のバイアス電流最適化手法
○鶴見洸太・田中誠大・竹内 健(中大)

一般講演:発表 20 分 + 質疑応答 5 分

◆協賛:IEEE CEDA All Japan Joint Chapter; VLD, DC, IPSJ-SLDM(連催); CPM, ICD, IE(共催); CPSY, RECONF, IPSJ-ARC(共催)

◎キャンパス内は全面禁煙ですのでご留意下さい。
◎2日目(11月29日)の夜、懇親会を予定しております(有料、事前申込制)。

発表募集(締め切りました)

デザインガイア2016論文募集のご案内

**********************************************************************
デザインガイア2016 —VLSI設計の新しい大地—
2016年11月28日(月)~30日(水)
立命館大学大阪いばらきキャンパス
**********************************************************************

●主催研究会/テーマ
恒例となっております「デザインガイア」を標記日程,会場にて開催致します.9つの研究会の共催・併催・連催の研究会ですが,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
IPSJ-SLDM研究会/VLD研究会/DC研究会 「VLSIの設計/検証/テストおよび一般」
IPSJ-ARC研究会/CPSY研究会 「コンピュータシステムの設計・検証技術および一般」
RECONF研究会 「リコンフィギャラブルシステムにおける設計技術および一般」
CPM研究会/ICD研究会/IE研究会 「アプリケーション・ドリブン・システム開発技術(画像処理/アルゴリズム/アーキテクチャ/実装)および一般」
●ポスタセッション
デザインガイア2016では以下の要領でポスタ発表を募集致します.奮ってご応募下さい.
目的 : 発表内容についてじっくり議論する場,および,研究者間の交流の場を提供する.
日時 : 11月28日(月) 午後 (予定)
申込方法 : デザインガイア発表申込時に申請(ポスタ発表のみの申込は不可).
表彰 : 優秀な発表を表彰します.

●全体講演/招待講演
すべての研究会合同の全体講演,サブテーマごとの招待講演などを多数予定しております.

●発表申込
*以下のURLよりお申し込みください。
VLD/DC にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD&lang=jpn
発表希望分野として VLDもしくはDCを選択下さい.
CPSY にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPSY&lang=jpn
RECONF にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF&lang=jpn
CPM/ICD/IE にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPM&lang=jpn
発表希望分野として CPM/ICD/IEを選択下さい.
SLDMにて発表を希望される方
https://ipsj1.i-product.biz/ipsjsig/SLDM/
ARCにて発表を希望される方
https://ipsj1.i-product.biz/ipsjsig/ARC/
※ARC研究会にお申し込みされる方は「研究会への連絡事項」欄で以下2点についてご回答ください.
1. 生年月日( 年 月 日)
若手賞などの受賞資格の確認のためにのみ使用します.
記載がない場合,審査対象から外れる場合があります.
※ システム・アーキテクチャ研究会若手奨励賞 表彰規定
2. 発表撮影可(可 / 否)
研究会当日の発表(スライド等)の,静画・動画の撮影の可否.
記載がない場合,撮影は原則不可とします.
・同じサブテーマを冠している研究会は,どの研究会にお申し込みいただいても
取り扱いは同じになります.
・発表日のご希望がある場合には備考欄にその旨をご記入下さい.
ただし,プログラム編成の都合上,ご希望に沿えない場合もあります.

●発表申込期限:2016年9月4日(日) 23:59締切 →2016年9月11日(日)23:59締切(延長しました)

●原稿提出期限:2016年10月21日(金) 23:59締切
※23時59分を過ぎるとシステムに投稿できなくなります.
締切に遅れると発表キャンセルとなりますのでご注意ください.
また,フォントの埋め込みがされていないとアラートが出ます.
お早目にご投稿くださいますようお願い致します.
●問合せ先
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい.
ld-gaia16 [at] mail.ieice.org
*各担当窓口
VLD : 福田大輔(富士通研),永山忍(広島市大),パリジ マチュー(富士通研),
冨山宏之(立命館大学)
CPSY : 安里彰(富士通)
RECONF : 谷川一哉(広島市立大学)
ICD : 夏井雅典(東北大),橋本隆(パナソニック),吉田毅(広島大),井上 弘士(九州大)
CPM : 小舘淳一(NTT)
IE : 坂東幸浩(NTT)
DC : 大竹哲史(大分大学),宮村信(日本電気)
SLDM : 高島康裕(北九州市立大学),齋藤寛(会津大),武内良典(大阪大学)
ARC : 小野貴継(九州大)
ローカルアレンジ : 谷口一徹(立命館大)